采用译码器构成单总线控制，设计了智能电压源组成气体放电管直流击穿电压自动测试系统。
几乎所有的视频编译码器都采用有损压缩，最小化与视频相关的数据量。
小系统使用局部译码或线选择码来选择存贮器。
我们采用级联一个外码同时应用迭代软译码算法，以期进一步提高差分空时编码系统的纠错性能。
该文提出了一种级联的卷积码混合译码算法。
在相同条件下，最大后验概率译码算法比最大似然译码算法有更低误比特率，但由于计算量和复杂度过大而不适合硬件实现。
受众对于图形的理解便是对图形编码的译码过程.
该译码器电路尽可能多地使用可以共享的模块，降低了电路的规模。
针对已有AR4JA码译码复杂度较高的问题，结合空间通信的特点，构造了一族新的基于原型图的码率兼容LDPC码。
提出了一类级联的卷积码混合译码算法。
控制核心负责协调微处理器中各部件的工作，控制指令和数据依取指、译码、执行的顺序正确流动。
本文阐述了以M序列作为内码RS码作为外码的级连码的快速译码技术，着重对纠错能力很强的RS码的译码进行了研究。
本文扼要的介绍了脉冲编码传输设备的原理，其中包括有话路、定时、同步、编译码和帧结构。
文中研究几种利用软信息进行译码的方法,提出新的利用软信息的方法.
该方法实现译码器的标准单元化设计，并且有效提高译码的速度，简化硬件设计。
XML是标准语言，很容易为它编写编码器和译码器。
该维特比译码器具有通用性和高速性，它支持可变码率、可变帧长的译码。
你不需要知道编码器和译码器在哪里，你不需要搞清楚细节，这些PackageKit会帮你做好。
存储阵列分块技术以及分段译码技术降低了SRAM位线和字线的负载电容，从而提高了SRAM的速度。
维特比译码算法是卷积编码的最大似然译码算法.
为了降低低密度奇偶检验码的误码平底，提出一种基于陷阱集状态检测的两级置信度传播译码算法。
全文共分三部分：分组码的编码、分组码的译码以及卷积码。
它接受用Base64编码的密码字节数组，并对它译码和解密以返回明文数据字符串。
采用部分译码方式的桶式移位器,以其诸多优点,在芯片中得到广泛应用.
存贮器存贮功能故障，存贮器地址译码功能故障，动态刷新功能故障以及奇偶校验电路的固定故障都可得到检测。
本文介绍了数字电路系统的逻辑设计过程，并且着重阐明异步计数器和译码器的功能，数字钟是这方面应用的一个实例。
本文全面地给出求解非系统卷积码译码恢复的一些基本算法。
本文介绍一种按规则序列设计的移位型计数器。此类计数器设计方便，电路简单，译码电路简单，并具有快速自启动特性。
在设计中采用了预充电及平衡技术，分段译码等技术。
利用多级离子注入技术，一种新型的CMOS四值译码器与编码器被设计。